ede585fe1140f4ab4194247627013f88

Part:
 Covered é um utilitário de cobertura de código Verilog que lê um projeto
 Verilog e um arquivo dump VCD/LXT gerado a partir desse projeto e gera um
 arquivo de cobertura que pode ser mesclado com outros arquivos de cobertura
 ou usado para criar um relatório de cobertura. Covered também contém o
 utilitário gráfico (GUI) de relatório de cobertura que lê um arquivo de
 cobertura para permitir descoberta de cobertura interativa. Áreas de
 cobertura medidas pelo Covered são: cobertura de linha, interruptor,
 memória, lógica combinacional, estado da máquina finita de estados e
 transição de estados e asserção.

Other languages for this part